### [在Cadence里集成Calibre：.cdsinit加三行就能跑DRC](https://www.zxzic.com/article/10042.html)

**Published:** 2026-10-03T05:00:15

**Author:** 智行者IC社区

**Excerpt:** 在Cadence Virtuoso里集成Calibre，.cdsinit加三行：加skillPath、load…

画完版图，跑DRC还要切到Calibre单独打开，一条条菜单点。其实把Calibre集成进Cadence，一个命令就在Virtuoso里直接调起来，省不少事。

![Calibre集成封面](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/27/202609271790524399_processed.webp)

![cdsinit三行代码](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/27/202609271790524416_processed.webp)

核心就改一个文件：.cdsinit。它在你启动Cadence的工作目录下，没有就新建一个。打开加三行：

第一行把Calibre的Skill脚本目录加进搜索路径，第二行load那个calibre.skl，第三行把hiOpenGl也带上，免得图形库报错。保存。

![Virtuoso到Calibre数据流](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/27/202609271790524422_processed.webp)

重启Virtuoso，在命令窗口敲calibre，Calibre的菜单就弹出来了。之后DRC、LVS、PEX全在一个界面里点，不用切来切去。

踩坑：路径一定要写绝对路径，别用相对路径，不然换个启动目录就找不到.skl。第二，.cdsinit里那三行要放在文件末尾，别插在中间被前面的注释块包住。第三，改完一定要完全退出Virtuoso再重开，光关版图窗口不生效。

我们组里现在新人进来第一天就把这个集成配上，后面跑验证效率高一大截。

**Tags:** Allegro, Cadence, Calibre, DRC, EDA工具, PCB设计

**Categories:** Allegro使用

---